NVIDIA entregó nuevos detalles sobre Vera, su próxima CPU para centros de datos, una arquitectura diseñada específicamente para responder a las exigencias de la inteligencia artificial agéntica, el aprendizaje por refuerzo y las cargas de trabajo que requieren una coordinación intensiva entre CPU y GPU.
A diferencia de los procesadores tradicionales orientados a servidores, Vera fue concebida para reducir los cuellos de botella que aparecen durante la ejecución, evaluación y orquestación de agentes de IA. Para ello, integra 88 núcleos Olympus basados en una arquitectura personalizada Armv9.2, acompañados por 176 hilos y una microarquitectura enfocada en maximizar el rendimiento por núcleo y por hilo.
Según NVIDIA, una CPU rápida resulta clave para mantener alimentadas a las GPU con contexto, instrucciones y datos. Esto cobra especial relevancia en sistemas de IA agéntica, donde miles de tareas pequeñas pueden ejecutarse simultáneamente y donde la latencia de la CPU puede afectar directamente el rendimiento general de la plataforma.
Olympus, el núcleo de alto rendimiento de Vera
El núcleo Olympus fue diseñado para elevar el IPC y mejorar el rendimiento en cargas de trabajo irregulares, con alta dependencia de bifurcaciones y acceso intensivo a memoria. NVIDIA asegura que ofrece hasta un 50% más IPC que Grace, su anterior arquitectura para centros de datos.
Cada núcleo dispone de 96 KB de caché L1 de datos, 64 KB de caché L1 de instrucciones y 2 MB de caché L2, mientras que el procesador completo integra 164 MB de caché L3. Además, el diseño incorpora un decodificador de 10 instrucciones de ancho, predicción neuronal de bifurcaciones y mecanismos avanzados para anticipar dependencias y mantener ocupadas las unidades de ejecución.
Entre estas tecnologías se encuentran la predicción de valores, el renombrado de memoria y la eliminación de movimientos, técnicas orientadas a detectar trabajo independiente y continuar procesando instrucciones incluso cuando otras operaciones están detenidas por accesos a memoria o dependencias complejas.
El motor de ejecución incluye ocho unidades aritméticas simples, dos unidades complejas, cuatro unidades dedicadas a bifurcaciones y seis unidades vectoriales SVE de 128 bits. Vera también incorpora soporte para cálculos FP8, acelerando tareas relacionadas con procesamiento de datos, compresión, cifrado, análisis y preparación de cargas de inteligencia artificial.
Spatial Multi-Threading frente al SMT tradicional
Una de las principales novedades de Vera es Spatial Multi-Threading, una implementación que busca reducir la competencia entre hilos dentro de un mismo núcleo.
En los diseños SMT tradicionales, dos hilos comparten recursos como unidades de ejecución, caché, predicción de bifurcaciones y subsistemas de memoria. Esto puede generar variaciones de rendimiento y el denominado efecto de “vecino ruidoso”, especialmente en entornos virtualizados o con numerosos agentes ejecutándose de manera concurrente.
La propuesta de NVIDIA permite dividir de forma más controlada los recursos entre los dos hilos, con el objetivo de mejorar la previsibilidad, el aislamiento y la calidad de servicio. De esta manera, Vera puede priorizar un alto rendimiento por hilo cuando sea necesario y, al mismo tiempo, mantener una elevada densidad de cargas simultáneas.
Hasta 1,5 TB de memoria LPDDR5X
Vera utiliza memoria LPDDR5X en formato SOCAMM2, con capacidades configurables desde 256 GB hasta 1,5 TB. La memoria opera a velocidades de hasta 9.600 MT/s y puede entregar un ancho de banda agregado de 1,2 TB/s, equivalente a cerca de 14 GB/s por núcleo.
NVIDIA destaca que esta elección permite reducir significativamente el consumo energético frente a configuraciones tradicionales con RDIMM o MRDIMM. Mientras estas últimas pueden superar los 100 o incluso 200 watts en cargas intensivas de memoria, una configuración SOCAMM2 completamente equipada consumiría entre 30 y 40 watts.
El formato modular también permite reemplazar los módulos de memoria de manera independiente, una característica importante para servidores y centros de datos que requieren mantenimiento y disponibilidad continua.
NVLink-C2C, PCIe 6.4 y CXL 3.1
La CPU integra NVLink-C2C de segunda generación, capaz de proporcionar hasta 1,8 TB/s de ancho de banda coherente entre CPU y GPU o entre dos procesadores Vera.
Cada CPU ofrece además 88 líneas PCIe 6.4, mientras que una configuración de doble socket puede alcanzar 176 líneas. El procesador también soporta CXL 3.1, permitiendo expansión de memoria, agrupación de recursos y arquitecturas componibles.
Vera fue diseñada para trabajar como parte de la plataforma Vera Rubin, donde actuará como CPU anfitriona de las GPU Rubin. En estas configuraciones, la coherencia entre CPU y GPU busca reducir movimientos innecesarios de datos y facilitar la ejecución de modelos de gran escala.
Seguridad y disponibilidad empresarial
NVIDIA también incorporó funciones de computación confidencial, cifrado por máquina virtual y compatibilidad con dispositivos TDISP. Estas capacidades permiten aislar cargas de trabajo y mantener protegidos los datos incluso cuando CPU, GPU y aceleradores comparten memoria coherente.
A esto se suman mecanismos empresariales de fiabilidad, como corrección ECC de múltiples símbolos, reporte de errores, reparación de memoria, aislamiento de páginas defectuosas, redundancia de canales y soporte para inyección de errores durante las pruebas.
Fuente: NVIDIA
