Image default
ElectrónicaNoticiasProcesadoresTecnología

AMD mostrará sus APU “Temash” ULP en la Consumer Electronics Show (CES) 2013

Hace tiempo les hablamos de “Temash”, la próxima plataforma de ultra-bajo consumo que prepara AMD para tablets, sucesora de las actuales APU basadas  en “Hondo”. Las últimas noticias respecto a Temash las trae el Director Ejecutivo de AMD Rory Read, quien ha confirmado que en la próxima CES 2013 AMD mostrará algunos prototipos de estas APU.

La demostración eso si, tal parece que será privada y no al público en general, ya que solo los socios de AMD podrán ver una demostración de estos APU, socios del mercado de tablets y Smartphone principalmente.

Según comentamos previamente las “Temash” serán APU ULP (Ultra Low Power), es decir, de ultra bajo consumo basadas en núcleos Jaguar de doble-núcleo fabricados en 28nm. AMD promete con esta generación de productos mejoras en la arquitectura de GPU ya que en este apartado se basaran en la arquitectura gráfica GCN (Graphics Core Next) y tendrán características HSA (Heterogeneous Systems Architecture), mejoras en el rendimiento IPC (Instructions per Clocks), mejoras en el consumo, y serán la primera generación de productos SoC con FCH Integrado, es decir, todo integrado en un mismo chip.

[We target] new form-factor clients, low-power clients, tablets. We will launch Temash [based around] Kabini next year, that is a good uptake and you will see some of them around CES time-frame,” said Rory Read, chief executive of AMD, at Credit Suisse Technology Conference.

Hilando más fino los núcleos Jaguar traerán una serie de mejoras sobre Bobcat, incrementando el número de núcleos, incrementar la velocidad de reloj, agregar soporte para instrucciones modernas, incrementar el número de instrucciones por clock (IPC), mejorar la eficiencia energética (como el nuevo estado de energía CC6)  para asegurar un bajo consume comparado con los diseños de bajo consume existentes. Jaguar soportará sets de instrucciones como: SSE4.1, SSE4.2, AES, PCLMUL, AVX, BMI, F16C, MOVBE, también incorporará una unidad de punto flotante (FPU) de 128-bit con mejoras para soportar instrucciones AVX de 256-bit con una nueva unidad de enteros con un nuevo divider de hardware, schedulers (programadores) más grandes y más recursos para ejecución fuera de orden (out-of-order).

[Guru3D]

Posts relacionados

AMD Anuncia FSR 3.1 durante la GDC24

Mario Rübke

AMD ROCm 6.0 amplía el soporte para el desarrollo de ML a otras GPU Radeon y anuncia soporte para ONNX Runtime

Mario Rübke

Review AMD Ryzen 7 8700G y Ryzen 5 8600G

Mario Rübke